00862.022409.



PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:)	Examiner: Not Yet Assigned Group Art Unit: 2181
TADAYOSHI NAKAYAMA)	
Application No.: 09/982,916)	
Filed: C	October 22, 2001	<u>;</u>	
For:	FILTER PROCESSING APPARATUS AND ITS CONTROL METHOD, PROGRAM AND STORAGE MEDIUM	; ; [) ;	March 11, 2002

Commissioner for Patents Washington, D.C. 20231

CLAIM TO PRIORITY

RECEIVED

MAR 1 4 2002

Technology Center 2100

Sir:

Applicant hereby claims priority under the International Convention and all rights to which he is entitled under 35 U.S.C. § 119 based upon the following Japanese Priority Applications:

2000-323040, filed October 23, 2000;

2000-344311, filed November 10, 2000; and

2000-399331, filed December 27, 2000.

Certified copies of the priority documents are enclosed.

Applicant's undersigned attorney may be reached in our New York office by

telephone at (212) 218-2100. All correspondence should continue to be directed to our address given below.

Respectfully submitted,

Attorney for Applicant

Registration No. <u>44,063</u>

FITZPATRICK, CELLA, HARPER & SCINTO 30 Rockefeller Plaza New York, New York 10112-3801 Facsimile: (212) 218-2200

#234901v3

MAR 1 2 2002

日本国特許庁 JAPAN PATENT OFFICE

別知識符の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:


2000年10月23日

出 顧 番 号 Application Number:

特願2000-323040


出 顧 人
Applicant(s):

キヤノン株式会社



CERTIFIED COPY OF PRIORITY DOCUMENT

MAR 1 4 2002
Technology Center 2100









特2000-323040

【書類名】 特許願

【整理番号】 4230019

【提出日】 平成12年10月23日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 7/00

【発明の名称】 フィルタ処理装置及びその方法

【請求項の数】 17

【発明者】

【住所又は居所】 東京都大田区下丸子3丁目30番2号 キヤノン株式会

社内

【氏名】 中山 忠義

【特許出願人】

【識別番号】 000001007

【氏名又は名称】 キヤノン株式会社

【代理人】

【識別番号】 100076428

【弁理士】

【氏名又は名称】 大塚 康徳

【電話番号】 03-5276-3241

【選任した代理人】

【識別番号】 100101306

【弁理士】

【氏名又は名称】 丸山 幸雄

【電話番号】 03-5276-3241

【選任した代理人】

【識別番号】 100115071

【弁理士】

【氏名又は名称】 大塚 康弘

【電話番号】 03-5276-3241

【手数料の表示】

【予納台帳番号】 003458

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0001010

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 フィルタ処理装置及びその方法

【特許請求の範囲】

【請求項1】 入力されたデータに対して所定の係数を乗算する乗算手段と

前記乗算手段による乗算結果と前記入力データの一部を含む複数のデータの加算を行う加算手段と、

与えられたデータ群を格納すると共に、当該与えられたデータ群のうち、所望 のデータを所定データ分遅延した遅延データを出力する格納手段と

を備える演算ユニットを複数備え、

前記複数の演算ユニットを用いて、外部入力データに対してフィルタ処理を行うことを特徴とするフィルタ処理装置。

【請求項2】 入力されたデータに対して所定の係数を乗算する乗算手段と

前記乗算手段による乗算結果と前記入力データの一部を含む複数のデータの加 算を行う加算手段と

を備える複数の演算ユニットと、

各演算ユニットからのデータを入力、格納すると共に、当該データに対して遅延を行った遅延データを出力する格納手段とを備え、

外部入力データに対してフィルタ処理を行うことを特徴とするフィルタ処理装置。

【請求項3】 更に、前記演算ユニットに入力されるデータの切り替えを行う切り替え手段を備え、

前記切り替え手段は外部からの制御信号により、前記演算ユニットに入力されるデータの切り替えを行うことを特徴とする請求項1又は2に記載のフィルタ処理装置。

【請求項4】 前記切り替え手段の切り替えにより、前記演算ユニットは、順方向、逆方向のフィルタ処理の切り替えを行うことを特徴とする請求項3に記載のフィルタ処理装置。

【請求項5】 前記外部からの制御信号は、前記所定の係数の正負の符号を 制御することを特徴とする請求項3に記載のフィルタ処理装置。

【請求項6】 更に、前記演算ユニットによるフィルタ処理結果に対してスケーリング処理を行うスケーリング手段を備えることを特徴とする請求項1又は2に記載のフィルタ処理装置。

【請求項7】 前記入力されたデータは、前記外部入力データ、前記加算手段による加算結果、前記遅延データを含むことを特徴とする請求項1乃至6のいずれか1項に記載のフィルタ処理装置。

【請求項8】 前記複数のデータは更に、前記外部入力データ、前記遅延データを含むことを特徴とする請求項1乃至6のいずれか1項に記載のフィルタ処理装置。

【請求項9】 前記外部入力データは、画像を構成する各画素データである ことを特徴とする請求項1乃至8のいずれか1項に記載のフィルタ装置。

【請求項10】 前記フィルタ処理は離散ウェーブレット変換を含むことを 特徴とする請求項1又は2に記載のフィルタ処理装置。

【請求項11】 前記フィルタ処理は、Lifting Schemeで示される方法に従うことを特徴とする請求項10に記載のフィルタ装置。

【請求項12】 入力されたデータに対して所定の係数を乗算する乗算工程と、

前記乗算工程による乗算結果と前記入力データの一部を含む複数のデータの加算を行う加算工程と、

与えられたデータ群を所定の格納手段に格納すると共に、当該与えられたデータ群のうち、所望のデータを所定データ分遅延した遅延データを当該所定の格納 手段から出力する格納工程と

を備える演算ユニットの制御方法を複数備え、

前記複数の演算ユニットの制御方法を用いて、外部入力データに対してフィルタ処理を行うことを特徴とするフィルタ処理装置の制御方法。

【請求項13】 入力されたデータに対して所定の係数を乗算する乗算工程と、

前記乗算工程による乗算結果と前記入力データの一部を含む複数のデータの加 算を行う加算工程と

を備える複数の演算ユニットの制御方法と、

各演算ユニットからのデータを所定の格納手段に入力、格納すると共に、当該 データに対して遅延を行った遅延データを当該所定の格納手段から出力する格納 工程とを備え、

外部入力データに対してフィルタ処理を行うことを特徴とするフィルタ処理装置の制御方法。

【請求項14】 更に、前記演算ユニットに入力されるデータの切り替えを 行う切り替え工程を備え、

前記切り替え工程は外部からの制御信号により、前記演算ユニットに入力されるデータの切り替えを行うことを特徴とする請求項12又は13に記載のフィルタ処理装置の制御方法。

【請求項15】 更に、前記演算ユニットによるフィルタ処理結果に対してスケーリング処理を行うスケーリング工程を備えることを特徴とする請求項12 又は13に記載のフィルタ処理装置の制御方法。

【請求項16】 コンピュータに読み込ませることでフィルタ処理装置として機能するプログラムコードを格納する記憶媒体であって、

入力されたデータに対して所定の係数を乗算する乗算工程のプログラムコード と、

前記乗算工程による乗算結果と前記入力データの一部を含む複数のデータの加算を行う加算工程のプログラムコードと、

与えられたデータ群を所定の格納手段に格納すると共に、当該与えられたデータ群のうち、所望のデータを所定データ分遅延した遅延データを当該所定の格納 手段から出力する格納工程のプログラムコードと

を備える、演算ユニットとして機能するプログラムコードを備え、

前記演算ユニットとして機能するプログラムコードを複数回用いて、外部入力 データに対してフィルタ処理を行うことを特徴とする記憶媒体。

【請求項17】 コンピュータに読み込ませることでフィルタ処理装置とし

て機能するプログラムコードを格納する記憶媒体であって、

入力されたデータに対して所定の係数を乗算する乗算工程のプログラムコード と、

前記乗算工程による乗算結果と前記入力データの一部を含む複数のデータの加算を行う加算工程のプログラムコードと

を備える、演算ユニットとして機能するプログラムコードと、

各演算ユニットからのデータを所定の格納手段に入力、格納すると共に、当該 データに対して遅延を行った遅延データを所定の格納手段から出力する格納工程 のプログラムコードとを備え、

外部入力データに対してフィルタ処理を行うことを特徴とする記憶媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、外部入力データに対してフィルタ処理を行うフィルタ処理装置及び その方法に関するものである。

[0002]

【従来の技術】

画像、特に多値画像は非常に多くの情報を含んでおり、その画像を蓄積・伝送する際にはデータ量が膨大になってしまうという問題がある。このため画像の蓄積・伝送に際しては、画像の持つ冗長性を除く、或いは画質の劣化が視覚的に認識し難い程度で画像の内容を変更することによってデータ量を削減する高能率符号化が用いられる。

[0003]

例えば、静止画像の国際標準符号化方式としてISOとITU-Tにより勧告されたJPEGでは、画像データをブロックごと(8画素×8画素)に離散コサイン変換(DCT)でDCT係数に変換した後に、各係数を各々量子化し、さらにエントロピー符号化することにより画像データを圧縮している。ブロックごとにDCT、量子化を行なっているので、復号画像の各ブロックの境界で、所謂ブロック歪みが見える場合がある。

[0004]

一方、新しい静止画像の国際標準符号化方式としてJPEG2000が検討されているが、JPEG2000では、量子化の前に行う前処理の一つとして、ウェーブレット変換が提案されている。ウェーブレット変換は、現行JPEGのようにブロック単位で処理を行うのではなく、入力データを連続的に処理するので、復号画像の劣化が視覚的に見えにくいという特徴がある。

[0005]

図1は、変換用メモリ101と離散ウェーブレット変換部102の動作を説明する図である。

[0006]

図2(a)は、離散ウェーブレット変換部102の基本構成を示すブロックである。同図左は、順方向の離散ウェーブレット変換(以下、DWT)を行う装置(離散ウェーブレット変換部102)の基本構成であり、H0は低域通過特性を持つフィルタである。同図右は逆方向の離散ウェーブレット変換(逆離散ウェーブレット変換)を行う装置の基本構成を示す図である。フィルタの係数の一例を図5に示す。以下、説明を簡略化するため、同図に示す、5×3構成(低域5タップ・高域3タップ)の順方向のフィルタ係数を元に説明を行う。

[0007]

図2(b)に示す入力画像が、左上から主走査方向に離散ウェーブレット変換 部102に順次入力されてくる場合を例にとり説明する。画像の大きさはN×M とする。

[0008]

図2(a)の左側より入力された画像データは、低域通過特性を持つフィルタ H O 及び、高域通過特性を持つフィルタ H 1 によりフィルタリングされた後、そ の各々の結果が2:1 にダウンサンプリングされ、最終的に入力と同数(N×M) のウェーブレット係数として出力される。

[0009]

垂直方向に上述のフィルタリング処理をするために、画像データを変換用メモ

リ101に格納し、垂直方向M画素に対して垂直フィルタリング処理を施しながら、水平方向にスキャンする。その結果、図2(c)に示すとおり、低域側のウェーブレット係数Lと高域側のウェーブレット係数Hとの2つのサブバンドを生成する。

[0010]

さらにサブバンドに分割し、水平方向のウェーブレット係数を得るために、ウェーブレット係数L、 Hは変換用メモリ101にいったん全て格納される。

[0011]

変換用メモリ101に格納されたウェーブレット係数は水平方向に読み出され、離散ウェーブレット変換部102により、水平方向N個の係数に対してHO及びH1によりフィルタリングを施し、結果は2:1にダウンサンプリングされる。図2(d)に示すように、係数LにH0を施したものがLL、H1を施したものがLHであり、HにH0を施したものがHL、H1を施したものがHHである。LL、LH、HL、HHのそれぞれの大きさは((N/2)×(M/2))である。

[0012]

以上説明した離散ウェーブレット変換方法とは異なる構成方法である、Lifting Schemeと呼ばれる方法が知られている。図3に順方向のLifting Schemeの基本構成を示す。図中のp, uはLifting係数と呼ばれるもので、図6に5×3フィルターと同一の出力を生成するためのLifting係数の例を示す。

[0013]

図6に示すLifting係数

p = (-1, -1) / 2

u = (1, 1)/4

を元に、以下、図3に示した順方向のLifting Schemeの動作について説明する。

[0014]

Xは入力画像であり、同図に示すように(X0, X1, X2, X3, X4, X

5...)である。入力画像は各々、偶数番目の画素、奇数番目の画素に分類される。入力画像のうち、偶数番目の画素をXe、奇数番目の画素をXoとする。 分類された画素は、Lifting係数を乗ぜられた後に加算処理をなされ、低 域側の係数と、高域側の係数に変換される。具体的に式で示すと、

(高域側の係数) X'o=Xo+p·Xe

(低域側の係数) X'e=Xe+u·X'o

となる。なお、X'o、X'eは、夫々低域側、高域側の係数である。また図中のkは、ウェーブレット係数を正規化するものであるが、ここで説明する内容の趣旨から外れるので、説明を省く。

[0015]

図4の逆方向のLifting Schemeの出力である画素の生成を具体的に式で示すと、

(偶数番目の画素) Xe=X'e-u·X'o

(奇数番目の画素) Xo=X'o-p·Xe

となる。

[0016]

図3,4より、フィルタの構成が変われば、Lifting係数、ならびに対象となる処理画素が異なることになるが、同様にして、順方向、逆方向の係数への変換を行うことができる。

[0017]

このLifting Schemeを用いると、量子化しない(あるいは量子化ステップ1で量子化する)場合、量子化後の情報のロスが無ければ圧縮符号化・復号化して復元されるデータが元のデータとまったく同じになる可逆的な変換を行なうことが出来る。JPEG2000では、Lifting Schemeを採用して可逆的変換を実現している。

[0018]

Lifting Schemeには、その他にフィルタ処理に要する演算量を 少なくすることが出来るという特徴もあり、JPEG2000の9×7構成(低 域9タップ・高域7タップ)のフィルタにも用いられている。 [0019]

しかしながら、Lifting Schemeを用いてフィルタ処理の演算量を少なくすることが出来るのは、フィルタの方向と処理のスキャン方向が同じ場合、すなわち、画像データを水平方向にスキャンしながら水平方向のフィルタ処理を行なうといった場合である。これは、前のサンプル点で高域と低域側の変換係数を出力するために演算した途中の結果を、次のサンプル点で再利用できるためである。

[0020]

図7に示したLifting Latticeを用いて、Lifting S chemeにおける処理について説明する。

[0021]

水平方向の画素の系列X0, X1, X2, X3, X4... があり、これらの 画素の系列に対して水平方向のDWT変換を行うと共に、右方向にスキャンする 場合について考える。既に、黒丸で示した位置に対応する変換係数 s 4 と d 5 が 求められているものとする。

[0022]

s 4 は 9 × 7 構成 DWT フィルタの低域側の変換係数で、 d 5 は高域側の変換係数である。この s 4 と d 5 を求めるために、図 7 における灰色の丸で示した 8 つの変換データも既に計算されている。例えば、変換データの 1 つである d'1 は以下のように計算される。

[0023]

d' $1 = X 1 + \alpha \cdot (X 0 + X 2)$

他の変換データも入力と乗算係数等が変わるだけで、演算式は同じである。ちなみに、JPEG2000では以下のように係数が定義されている。

[0024]

 $\alpha = -1.586134342$

 $\beta = -0.052980118$

 $\gamma = 0.882911075$

 $\delta = 0.443506852$

同図において、灰色の丸が全部計算されている場合、次に求めるべき変換係数は s 6とd 7であり、先に計算した変換データや変換係数を再利用すれば、新たに計算しなければならないのは、変換データとしてd'9とs'8の2つ、変換係数としてs 6とd 7の2つの計4つだけで済む。1変換係数当たりではわずか2つの計算で済むことになる。

[0025]

1つの計算の内訳は、3つの入力の両端を足し合わせる加算1回、該加算結果に α 或いは β 、 γ 、 δ 等の係数を掛ける乗算1回、該乗算結果を真中の入力に加算する加算1回(2回目の加算演算)である。以下ではこの計算を格子点演算と呼ぶことにする。

[0026]

再利用する変換係数・データは、d5, s'6, d'70030で、計算した値をレジスタに保持するだけで特別な制御も必要なく、簡単に再利用できることが図7のLifting Latticeから容易に理解できる。

[0027]

【発明が解決しようとする課題】

従来は、コーデックの一部の処理として、ウェーブレット変換等のフィルタ処理が必要な場合、順方向変換用のフィルタ処理部と逆方向変換用のフィルタ処理部といった2種類のフィルタ処理部を用意する必要があり、その結果回路規模が増大することとなった。また、フィルタが階層設計に適した構成になっておらず、回路の構造が複雑となり、開発やデバッグに要する時間もかかり、該機能を搭載した製品のコストアップの要因にもなっていた。

[0028]

本発明は以上の問題点に対して鑑みてなされたものであり、乗算と加算を行う 演算ユニットを複数用いて、フィルタ処理を行うことで、回路規模の増大を押さ えると共に、回路の構造を簡単化することを目的とする。

[0029]

【課題を解決するための手段】

本発明の目的を達成するために、例えば本発明のフィルタ処理装置は以下の構

成を備える。すなわち、

入力されたデータに対して所定の係数を乗算する乗算手段と、

前記乗算手段による乗算結果と前記入力データの一部を含む複数のデータの加算を行う加算手段と、

与えられたデータ群を格納すると共に、当該与えられたデータ群のうち、所望 のデータを所定データ分遅延した遅延データを出力する格納手段と

を備える演算ユニットを複数備え、

前記複数の演算ユニットを用いて、外部入力データに対してフィルタ処理を行う。

[0030]

本発明の目的を達成するために、例えば本発明のフィルタ処理装置は以下の構成を備える。すなわち、

入力されたデータに対して所定の係数を乗算する乗算手段と、

前記乗算手段による乗算結果と前記入力データの一部を含む複数のデータの加算を行う加算手段と

を備える複数の演算ユニットと、

各演算ユニットからのデータを入力、格納すると共に、当該データに対して遅 延を行った遅延データを出力する格納手段とを備え、

外部入力データに対してフィルタ処理を行う。

[0031]

【発明の実施の形態】

以下添付図面に従って、本発明を好適な実施形態に従って詳細に説明する。

[0032]

[第1の実施形態]

前記従来例の説明では、水平方向の画素系列:X0,X1,X2,X3,X4,...を図7のフィルタ処理への入力画素として説明したが、以下の実施形態では、図8に示すとおり、9ライン分のデータのうち、縦一列の9画素のデータ(Y0,Y1,Y2,Y3,Y4,...,Y8)を入力するものとする。

[0033]

以下では、垂直方向のフィルタ処理をしながら水平方向にスキャンをするといった処理についてまず考える。

[0034]

垂直方向のフィルタ処理をしながら水平方向にスキャンをすると、9つの入力 画素が次に処理する列の9画素に全面的に切り替わるため、1列前の変換係数を 演算する時に計算した途中の演算結果を用いることができない。そのため、水平 方向にスキャンして列が切り替わるごとに、図8における灰色の丸に対応する変 換データをすべて計算する必要がある。黒丸に対応するのは変換係数(低域側の 変換係数と高域側の変換係数)であるため、これは元々計算する必要がある。

[0035]

よって、列が切り替わる度に10回の計算、1つの係数当たり5回の計算が必要になる。これは途中の計算結果を再利用できる場合の2.5倍の演算量になる

[0036]

この問題を解決するために、図9に示す構成を備えるフィルタ処理装置として の本実施形態における離散ウェーブレット変換を行う演算処理部について説明す る。

[0037]

図9において、

901、903、905は、ラインデータY8、Y9、Y10を入力する端子

911、913、915は、夫々のラインにおける変換係数もしくは変換データを格納し、与えられた変換係数もしくは変換データを遅延時間(遅延ライン分)遅延し、遅延時間分前のラインで、同じ列の変換係数もしくは変換データを出力するラインバッファ、

921、923、925、927は、演算された格子点データが得られる端子 (格子点とも言う)を表わす。例えば、格子点921には以下の計算で求められ る格子点データd'9が得られる。

[0038]

d' $9 = Y 9 + \alpha \cdot (Y 8 + Y 1 0)$

図9において、上記の式に基づいて計算された d'9をラインバッファ911 に格納し、格納した d'9をラインバッファ911により2ライン分遅延し、2 ライン前の同じ列の変換データ d'7を得る。この d'7と d'9を用いて s'8を計算する。又、計算した変換データ s'8をラインバッファ913に格納する。以下、d7,s6も同様にしてラインバッファ913、915を用いて求める。そして、同様に、求めた d7をラインバッファ915に格納する。

[0039]

各ラインバッファ911,913,915は、水平方向にスキャンする長さに相当する容量を持ち、遅延時間は2ラインとなる。これは、同じ列のデータを用いた垂直方向フィルタ処理が、タイミング上2ライン毎に行なわれるからである

[0040]

もう少し詳しく説明すると、夫々のラインバッファから出力される変換係数 d 5 や変換データ s ' 6、 d ' 7 を求めるには、 Y 0 から Y 8 までの入力画素で計算できたが、変換係数 s 6, d 7 を得るには、 Y 1 0 の入力を待たねばならないからである。

[0041]

そして、次の垂直フィルタ処理のサイクルでは、水平方向に1列シフトして同様の計算が行なわれ計算結果が夫々のラインに応じたラインバッファに送られる

[0042]

このように、水平方向にスキャンしながら垂直方向フィルタ処理をして変換係数や変換データを次々とラインバッファに入力して蓄える。この時用いたラインデータ(入力画素) Y 8 と新たなラインデータ Y 9、 Y 1 0 を用いて次の水平スキャンを行なう。

[0043]

この時、上記ラインデータに加え、3つのラインバッファ915,913,9 11から出力されるd5,s'6,d'7を用いることで、4回の格子点演算を 行なうことで、2つの変換係数 s 6, d 7を求めることができる。もちろん、次の水平スキャンに備え、上述の通り変換係数 d 7と変換データ s '8、d'9を 夫々のラインバッファ 9 1 5, 9 1 3, 9 1 1に再入力する。

[0044]

さらに次の水平スキャンでは、ラインデータ Y 1 0, Y 1 1, Y 1 2 と、ラインバッファの出力 d 7, s'8、d'9を用いることで 2 つの変換係数 s 8, d 9を求めることができる。

[0045]

このようにして、垂直方向フィルタ処理をしながら水平方向へスキャンする場合にも、格子点演算2回につき1変換係数を求めることができる。

[0046]

以上説明した図9の構成はフィルタ処理後の変換係数を元の値に戻すための逆変換処理にも用いることができて、その場合の構成は図10に示すものとなる。これは、Lifting Latticeを用いたフィルタ処理の類似性から明らかなことなので、ここでの説明を省略する。

[0047]

上記図9の構成と同じ機能のものは、図11の構成でも実現できる。ラインデータY8を、新たに設けたラインバッファ1101に蓄えて、次の水平スキャンでは、新たなラインデータY9とY10のみを外部から入力し、既に入力済みのラインデータY8はラインバッファ1101から、Y10を2ライン分遅延させることで供給するようにしたものである。

[0048]

<変形例1>

本変形例1では、図12に示す格子点データ演算ユニットを図13のように複数接続することによって、フィルタ演算処理部を形成し、前記垂直方向のフィルタ処理を行なうものである。

[0049]

図12に示す格子点データ演算ユニットは、図11において4つの格子点各々 に対応するデータを演算する演算部の内、1つの格子点のデータを演算する部分 と該演算に要するデータの入力元となるラインバッファ1つを取り出したもので ある。よって、演算機能等はすでに説明した内容と同様である。

[0050]

一方、図13における、1301、1303、1305、1307は、それぞれ図12に示した格子点データ演算ユニットであり、各ユニット毎に乗算係数が異なるが、基本的な構成は同じである。図13に示したフィルタ演算処理部の構成は、前記図11に示した演算処理部の構成を上記ユニット4つに置き換えただけであるため、機能的には図11とまったく同じである。

[0051]

逆変換用(逆方向のフィルタ処理)のフィルタ演算処理部も同一ユニットを用いて、図14のように構成できる。図13との違いは、各ユニット内の乗算係数が上下で入れ替わって正負の符号が反転していることである。

[0052]

本変形例で示した格子点データ演算ユニットを用いた上述のフィルタ演算処理部、及び逆変換のフィルタ演算処理部は、夫々のパラメータ(α、β、γ、δ)を調節した図12に示した格子点データ演算ユニットを用いて実現可能である。つまり、共通のハードウェア(ソフトウェアでも良いが)である格子点データ演算ユニットを用いることで、その両方のフィルタ処理(順方向、逆方向のフィルタ処理)が実現できる。

[0053]

また、上述の格子点データ演算ユニットは、遅延部がラインバッファに限定されるものではなく、n個のレジスタからなる遅延部であってもよい。

[0054]

一例として、図15にn=2の場合を示す。

[0055]

一方、前記遅延部を格子点データ演算ユニット内に持たず、外部に共通にアクセスできるメモリを持ち、該メモリで遅延を実現することも可能である。その場合の格子点データ演算ユニットの構成を図16、図16に示した格子点データ演算ユニットを用いたフィルタ演算処理部の構成を図17に示す。

[0056]

これ以降の説明に用いる格子点データ演算ユニットは、図の簡略化のため、該格子点データ演算ユニット内に遅延部を持っているものとして話を進めるが、遅延部を外部に持つ場合にも適用できることは、これまでの説明により明らかである。

[0057]

また、各格子点データ演算ユニット内の乗算演算の係数は定数であるため、汎 用の乗算器を用いる必要は無く、被乗数の足し合わせ方が決まっている定数乗算 器を用いることができる。

[0058]

また、本変形例で示した上述のフィルタ演算処理部の構成は、ウェーブレット 変換などの特定のフィルタ処理に限定されるものではなく、一般のフィルタ処理 にも適用可能であると同時に、以下の変形例においても同様であることは後述の 説明により明らかである。

[0059]

<変形例2>

第1の実施形態における変形例2は、前述の各格子点データ演算ユニットの入力側に該ユニットへの入力を選択するセレクタを配し、該セレクタで選択するデータを順方向変換か逆方向変換かで切り替えることにより、共通のユニットを使用して、順方向と逆方向の両方の変換を実現するものである。

[0060]

本変形例におけるフィルタ演算処理部の構成を図18に示す。図18において

1800は、変換の種類(順方向/逆方向)を指定する制御信号を入力する端子である。

[0061]

 $1801 \sim 1804$ は、それぞれパラメータ α 、 β 、 γ 、 δ を有し、定数乗算器と該乗算結果を加減算する機能を持つ格子点データ演算ユニットである。

[0062]

1811~1814は、端子1800を介して入力される前記変換の種類を指定する制御信号に基づいて、出力を入力画素データか変換係数(もしくは係数データ)かを切り替える4入力2出力のセレクタである。

[0063]

1821、1823は、変換前の画像データを入力する端子、

1825、1827は、変換後の係数データを入力する端子

1831、1833は、順方向変換処理によって求められたデータ(変換係数)を出力する端子、

1841、1843は、逆方向変換処理によって求められたデータ(入力画素データ)を出力する端子、である。

[0064]

端子1800から入力される変換の種類を指定する制御信号に基づいて、各セレクタ1811~1814は選択出力するデータを切り替えると共に、各格子点データ演算ユニット1801~1804では順方向変換時には加算、逆方向変換時には減算を行なう。

[0065]

そのため各格子点データ演算ユニット1801~1804は、定数を乗算した 結果を加減算できるように図19に示す構成に変更した。回路構成上の実質的な 違いは、加算器を加減算器1901に置き換えたことである。

[0066]

端子1800に順方向変換を指定する制御信号が入力されると、各セレクタ1811~1814は左側の2入力(同図のセレクタ1811ではY9, Y10)を選択して出力すると共に、各格子点データ演算ユニット1801~1804は、前記定数乗算結果を加算するモード(各格子点データ演算ユニットの反転回路1901が加算モード)となり、図13と等価な構成となる。

[0067]

一方、端子1800に逆方向変換を指定する制御信号が入力されると、各セレクタ1811~1814は右側の2入力(同図では一段下の格子点データ演算ユ

ニットの2出力。ただし、セレクタ1814に関しては、s10, d11の2入力)を選択して出力すると共に、各格子点データ演算ユニット1811~1814は前記定数乗算結果を減算するモード(各格子点データ演算ユニットの加減算器1901は減算モード)となり、図14と等価な構成となる。

[0068]

図10からも分かるとおり、Y7は $C=-\alpha$ となるときのユニット(1801)から、Y8は $C=-\beta$ となるときのユニット(1802)から出力されるので、端子1841の方からY7が、端子1843の方からY8が出力されることになる。

[0069]

上記4入力2出力のセレクタ1811~1814では、順方向変換時と逆方向変換時では変換出力が別々の端子になってしまうが、セレクタ1812、1813を図20(a),(b)に示すクロススイッチ2001,2003に置き換えると、図21に示すとおり、順方向変換時も逆方向変換時も同じ端子2101,2103から変換出力を取り出せる。

[0070]

<変形例3>

本変形例のフィルタ演算処理部は、Lifting Schemeによるフィルタ処理の最後に行なうスケーリングのための乗算処理を、順方向変換と逆方向変換とで同一の乗算器を用いて処理する構成に関する。

[0071]

スケーリングパラメータをKとすると、JPEG2000では、最終的な高域変換係数を得るために、前記Lifting演算後の高域変換係数にKを乗算し、最終的な低域変換係数を得るために、前記Lifting演算後の低域変換係数に1/Kを乗算する。

[0072]

図13に示したフィルタ演算処理部としての本変形例の垂直9/7-DWT演算処理部に、スケーリングのための乗算器(2201,2203)を付加すると、図22に示す構成となる。同図において2201が高域変換データにKを乗算

する乗算器、2203が低域変換データに1/Kを乗算する乗算器である。

[0073]

また、図18に示した垂直9/7-DWT/IDWT演算処理部にスケーリングのための乗算器(2301,2303、2311、2313)を付加すると、図23に示す構成となる。図23から分かるように、DWT演算スケーリング用に2個の乗算器2311、2313が必要である。

[0074]

同時に4つの乗算器を使うことは無く、ある時点で使用するのはどちらか一方の2個の乗算器だけである。

[0075]

本変形例は、前記変形例2の規則性をなるべく踏襲して、両変換モードで同じ 2つの乗算器を使うようにした。

[0076]

図24に本変形例の垂直9/7-DWT/IDWT演算処理部の構成を示す。 セレクタ2401を格子点データ演算ユニット1804の出力段に設け、該セレクタ2401の出力段に、共通に用いる2つの乗算器2411、2413を設けた。その他の構成並びに構成要素は前記変形例2で示した図18と同じである。

[0077]

<変形例4>

本変形例では、図9に示した演算処理部の変形例として、図25に示す演算処理部を示す。図9に示した演算処理部では、ラインバッファ915にはd7を入力していたが、変変形例では、d7に予めパラメータ δ が乗算されている δ ・d7を入力したラインバッファ915は同様にパラメータ δ が乗算されている出力値 δ ・d5を出力する。それ以外の構成及び動作は、図9に示した演算処理部と同じである。

[0078]

この構成で、図9に示した演算処理部が行う演算の量に比べて演算量の増減はない。なお本変形例では d 7を例として説明したが、これに限定されずに他の d

'9や s'8のうちのいくつか、もしくは全部であっても良い。その場合、d'9を例に取り説明すると、ラインバッファ911には β ・d'9が入力され、その出力は β ・d'7で、s'8の演算の際には、この β ・d'7に β の乗算は行わない。

[0079]

<変形例5>

本変形例では、図9に示した演算処理部の変形例として、図26に示す演算処理部を示す。図9に示した演算処理部では、ラインバッファ915にはd7を入力していたが、本変形例では(δ ・d7+s'8)を入力し、更に、このラインバッファ915に入力する(δ ・d7+s'8)を生成するために、 δ ・d7に、s'8を加算する加算器 2601が備わっている。

[0080]

図26では、加算器の数が増えてはいるが、変換係数 s 6の演算に必要な加算 処理が、例えば変形例4では3つの項の加算であったが、本変形例では2つの項 の加算になっており、全体としての演算量は、例えば変形例4と同じである。

[0081]

<変形例6>

上述の変形例では、1ライン前の同一列データをから計算した3つの変換データをそれぞれ3つの遅延部で遅延させたが、本変形例では、1ライン前の同一列データをから計算した1つの変換係数と格子上の変換データを計算する途中の演算結果をそれぞれ第1、第2の遅延部で遅延させ、新たな変換係数の計算に用いる。

[0082]

本変形例の演算処理部の概略構成を図27に示す。図9に示した演算処理部において、遅延部913,915の2つを用いている。ラインバッファ915には、第1の実施形態と同様に、変換係数 d 7を格納するが、ラインバッファ913には、 β ・(d'7+d'9)を格納し、この β ・(d'7+d'9)を計算するために必要となるラインデータ γ 6, γ 7, γ 8, γ 9, γ 10は、図27の上部にある5つの端子から入力し、変換係数 d 7を計算するのに必要なその他の

データβ・(d'5+d'7)はラインバッファ913から与えられる。水平方向にスキャンしながら垂直フィルタ処理をするタイミング等は前記第1の実施形態とまったく同じであるため、これ以上の細かい説明は省略する。

[0083]

本変形例では演算量が増えるが、遅延部の数は前記第1の実施形態より少なくて済む。具体的には、1係数当たり3回の格子点演算が必要になり(前記第1の実施形態では2回)、遅延部は第1、第2の2つで済む。Lifting Schemeを用いた変換では、逆方向の変換は格子点演算で用いる係数の順序と負号を逆に変換するだけで、まったく同様の構成で処理できる。すなわち、上述した各種実施形態を、図28に示すLifting Latticeに適用した構成で、逆変換処理が行なえる。

[0084]

[第2の実施形態]

第1の実施形態及びその変形例における離散ウェーブレット変換は、すべてハードウェアに関するもののみであったが、演算処理をそのまま数式化し、ラインバッファとして配列を確保することで、ほとんどそのままソフトウェア処理に応用できる。よって、ウェーブレット係数変換装置のみならずウェーブレット係数変換方式としてもよい。

[0085]

以下、図29のフローチャートを用いて説明する。処理すべき画像データは不図示の入力デバイスから入力され、このフローチャートに従ったプログラムコードは不図示のCPUがアクセス可能なメモリ上に格納されているものとする。なお、以下で用いるインデックスnはn>1とする。

[0086]

ステップ S 2 9 0 1 では、処理する画像データ 3 つ (Y n+2, Y n+3, Y n+4) を不図示のメモリから読み出す。

[0087]

ステップS2903では、3つの格子点データd'n+1, S'n、dn-1の夫々 を格納している、ラインバッファに相当する配列H1, H2, H3から読み出す [0088]

ステップS 2 9 0 5 では、 d'n+3= Y n+3+ α ・ (Y n+2+ Y n+4) を演算する

[0089]

ステップS2907では、上記格子点データd'n+3を配列H1に格納する。

[0090]

ステップS2909は、S'n+2+β・(d'n+1+d'n+3)を演算するステップ

ステップS2911では、上記格子点データS'n+2を配列H2に格納する。

[0091]

ステップS 2 9 1 3では、d'n+1 = d'n+1+γ・(S'n+2+S'n) を演算する

[0092]

ステップS2915では、上記変換係数dn+1を配列H3に格納するステップ

ステップS2917では、 $Sn=S'n+\delta\cdot(dn-1+dn+1)$ を演算する。

[0093]

ステップS2919では、上記変換係数Snとdn+1を次の処理ステージへ出力する。

[0094]

各ステップの処理内容や全体の処理については、既に説明した実施形態から明白であるのでその説明は省略する。また、演算した格子点データや変換係数の格納先として、上記配列では無く、単なる変換あるいはレジスタ等も考えられる。

[他の実施形態]

なお、本発明は、複数の機器(例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機、ファクシミリ装置など)に適用してもよい。

[0095]

また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体(または記録媒体)を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ(またはCPUやMPU)が記憶媒体に格納されたプログラムコードを読み出し実行することによっても、達成されることは言うまでもない。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。

[0096]

さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。

[0097]

本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明した(図29に示す)フローチャートに対応するプログラムコードが格納されることになる。

[0098]

【発明の効果】

以上の説明により、本発明によれば、乗算と加算を行う演算ユニットを複数用いて、フィルタ処理を行うことで、回路規模の増大を押さえると共に、回路の構造を簡単化することができた。

【図面の簡単な説明】



【図1】

従来例における変換用メモリ101と離散ウェーブレット変換部102の動作 を説明する図である。

【図2】

(a)は、離散ウェーブレット変換部102の基本構成を示すブロック図、(b)は入力画像を示す図、(c)は生成されたLサブバンド、Hサブバンドを示す図、(d)はHH、HL、LH、LLサブバンドを示す図である。

【図3】

順方向のLifting Schemeの基本構成を示す図である。

【図4】

逆方向のLifting Schemeの基本構成を示す図である。

【図5】

フィルタ係数を示す図である。

【図6】

Lifting係数を示す図である。

【図7】

Lifting Latticeの構成を示す図である。

【図8】

Lifting Latticeの構成を示す図である。

【図9】

本発明の第1の実施形態における順方向の演算ユニットの構成を示す図である

【図10】

本発明の第1の実施形態における逆方向の演算ユニットの構成を示す図である

【図11】

図9に示された演算ユニットと同じ機能を有し、他の構成をとる演算ユニット の構成を示す図である。

【図12】

本発明の第1の実施形態における変形例1で用いる格子点データ演算ユニット の構成を示す図である。

【図13】

図12に示したユニットを複数接続することで形成されるフィルタ演算処理部 の構成を示す図である。

【図14】

本発明の第1の実施形態における変形例1で用いる逆変換用のフィルタ演算処理部の構成を示す図である。

【図15】

格子点データ演算ユニットをn個のレジスタからなる遅延部で構成した場合、一例として、n=2とした場合の構成を示す。

【図16】

外部に共通にアクセスできるメモリを持ち、該メモリで遅延を実現する場合の 格子点データ演算ユニットの構成を示す図である。

【図17】

図16に示した格子点データ演算ユニットを用いたフィルタ演算処理部の全体 の構成を示す図である。

【図18】

本発明の第1の実施形態における変形例2におけるフィルタ演算処理部の構成 を示す図である。

【図19】

図18に示した格子点データ演算ユニットを変更した場合の構成を示す図である。

【図20】

クロススイッチを示す図である。

【図21】

本発明の第1の実施形態における変形例2のフィルタ演算処理部の構成を示す 図である。

【図22】

図13に示した垂直9/7-DWT演算処理部にスケーリングのための乗算器を付加した構成を示す図である。

【図23】

図18に示した垂直9/7-DWT/IDWT演算処理部にスケーリングのための乗算器を付加した構成を示す図である。

【図24】

本発明の第1の実施形態における変形例3の垂直9/7-DWT/IDWT演算処理部の構成を示す図である。

【図25】

本発明の第1の実施形態における変形例4の演算ユニットの構成を示す図である。

【図26】

本発明の第1の実施形態における変形例5の演算ユニットの構成を示す図である。

【図27】

本発明の第1の実施形態における変形例6の演算ユニットの構成を示す図である。

【図28】


逆変換のLifting Latticeを示す図である。

【図29】


本発明の第2の実施形態である離散ウェーブレット変換処理方式のフローチャートである。

【書類名】 図面


【図1】




【図2】



【図3】



【図4】




【図5】

Filter	Filter coefficients		
Filter	順方向	逆方向	
5×3 filter	H0 = [-1,2,6,2,-1]/8 H1 = [-1,2,-1]/2	G0 = [1, 2, 1]/2 G1 = [-1, -2, 6, -2, -1]/8	


【図6】

Filter	Lifting coefficients		
riitei	順方向	逆方向	
5×3 filter	p = (-1, -1)/2 u = (1, 1)/4	p = (-1, -1)/2 u = (1, 1)/4	


【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】







【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】



【図28】



【図29】



【書類名】 要約書

【要約】

【課題】 乗算と加算を行う演算ユニットを複数用いて、フィルタ処理を行うことで、回路規模の増大を押さえると共に、回路の構造を簡単化すること。

【解決手段】 処理する画像データ Y n+2, Y n+3, Y n+4を読み出し(S 2 9 0 1)、3つの格子点データ d'n+1, S'n、dn-1の夫々を格納する、ラインバッファに相当する配列 H 1, H 2, H 3 から読み出す(S 2 9 0 3)。そして、d'n+3= Y n+3+α・(Y n+2+ Y n+4)を演算し(S 2 9 0 5)、d'n+3を配列 H 1 に格納する(S 2 9 0 7)。次に、S'n+2+β・(d'n+1+d'n+3)を演算し(S 2 9 0 9)、S'n+2を配列 H 2 に格納する(S 2 9 1 1)。次に、d'n+1=d'n+1+γ・(S'n+2+S'n)を演算し(S 2 9 1 3)、d n+1を配列 H 3 に格納する(S 2 9 1 5)。次に、S n=S'n+δ・(d n-1+d n+1)を演算し(S 2 9 1 7)、S nとd n+1を次の処理ステージへ出力する(S 2 9 1 9)。

【選択図】 図29

出願人履歴情報

識別番号

[000001007]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都大田区下丸子3丁目30番2号

氏 名 キヤノン株式会社